## FIELD-EFFECT TRANSISTOR

Patent number:

JP63128760

Publication date:

1988-06-01

Inventor:

ONISHI TOYOKAZU

Applicant:

**FUJITSU LTD** 

Classification:

- international:

H01L29/80; H01L29/66; (IPC1-7): H01L29/80

- european:

Application number:


JP19860276128 19861119

Priority number(s):

JP19860276128 19861119

#### Abstract of **JP63128760**

PURPOSE:To manufacture a field-effect transistor with good control-lability, by means of a low-cost system and with high throughout by a method wherein a gate layer showing an opposite conductivity type is formed on a channel layer on one conductivity type and is connected to the channel layer as a p-n junction while a source region and a drain region, whose conductivity type is the same as that of the channel layer and whose concentration is high, are formed on both sides of the channel layer. CONSTITUTION:An ntype channel layer 12 is formed selectively on the surface of a GaAs single-crystal substrate 10 by implanting ions of <29>Si<+> and by an annealing process. Boron-doped amorphous SiC:H and WSi0.6 are deposited; layers 14a, 16a are formed; after patterning, a gate layer 14 and a gate electrode 16 are formed approximately in the central part of the channel layer 12. By making use of a mask 24, of SiO2, which has windows formed at the nlayer 12 and the gate electrode 16 as masks for implantation use, ions for an n<+> layer are implanted; a protective film of AIN is coated on the whole surface; after annealing, n<+> layers 12a, 12b are formed; windows for a source electrode and a drain electrode are opened; the source electrode 18 and the drain electrode 20 are formed.



## ⑬日本国特許庁(JP)

⑩特許出願公開

# 砂公開特許公報(A) 昭63-128760

@Int\_Cl\_4

識別記号

庁内整理番号

❸公開 昭和63年(1988)6月1日

H 01 L 29/80

C - 8122 - 5F

審査請求 未請求 発明の数 1 (全4頁)

**劉発明の名称** 電界効果トランジスター

到特 願 昭61-27612820出 願 昭61(1986)11月19日

⑫発 明 者 大 西 豊 和

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

创出 願 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

砂代 理 人 弁理士 青 柳 稔

明 細 智

1.発明の名称

電界効果トランジスタ

## 2.特許請求の範囲

単結晶半導体表面に形成された一導電形を呈するチャネル層 (12) の上に、該導電形と反対の導電形を呈するアモルファス、微結晶或いは多結晶半導体からなるゲート層 (14) を設けて該チャネル層とp-n接合を形成させ、該ゲート層を設けたチャネル層の両側に該チャネル層と同じ導電形かつ高濃度のソース、ドレイン領域(12a. 12b)を設けてなることを特徴とする電界効果トランジスタ。

## 3.発明の詳細な説明

#### (極 要)

アモルファス半導体/単結晶半導体からなるp - n接合をゲートとして用いた接合型電界効果ト ランジスタ。

(産業上の利用分野)

本発明は接合型電界効果トランジスタに関し、 歩留高く高速低消費電力のGaAs LSIを作成す るに適切な基本デバイスを提供しようとするもの である。

#### (従来の技術)

高速低消費電力のGaAs LSIを作成するにはDCFL論理回路を採用することが最適と考えられている。DCFL論理回路はゲートに順方向バイアスを印加することにより機能し、印加可能な最大の順方向バイアスによりその回路の論理振幅及びノイズマージンが制限される。

基本デバイスとしてMES(メタル ショットキ)FETを用いた場合には、印加可能な最大の 間方向バイアスはショットキゲートのバリアハイトで制限され、通常 0.75 V程度である。その結 果論理振幅 0.6 V、ノイズマージン 0.1 V程度が 限界であるため、DCFL回路を構成するにはFET の関値のバラッキを 5 0 m V程度に小さくする必要がある。このバラッキは現状の GaAs 1 C作成

技術では実現が難しく、MES FETを用いた DCFL GaAs LSIの実用化の妨害要因となって

上記問題を解決するには、よりパリアハイトの ・大きな接合例えばp-n接合、ヘテロ接合をゲー トに用いればよい。現実に、GaAs単結晶に拡散及 び/又はイオン注入技術を用いてp- n 接合ゲー トを形成してなるジャンクションFETを基本デ パイスとして用いた DCFL GaAs LSIが研究レ ベルではあるが実現されている。しかしながらこ れは、ジャンクション深さの制御が難しい等の理 由で、実用化に至っていない。

他のp-n接合の形成法としてMBE、MOCVD を用いたエピタキシャル成長法も、研究レベルで は試みられている。しかしながらこれらの方法は、 質のよい ρ − n 接合を得ることができる反面、膜 厚、濃度の制御に極めて高度な熟練を必要とし、 やはり未だ実用化に至っていない。またこれらの 技術は極めて高価な装置を必要とし、かつスルー プットも低い。

留りで、制御性よく、安価な製造装置を用いて製 作することができる。また構造上p<sup>+</sup> 層14がGaAs 基板中に埋込まれていないため、これが埋め込ま れている通常タイプのp-n接合形FBTでは大 きな値になるゲート容量が、通常のMES FE Tと同程度となり、更に、p╸層が完全に空乏化 する厚さに該 p <sup>+</sup> 層を設定すれば接合部の空乏層 幅がMES FETより大きいため、MES F ETより小さくすることが可能である。勿論、ゲ ートにヘテロp-n接合を用いるので、パリアハ イトが高く、従ってノイズマージンを高くするこ とができる。

#### 〔実施例〕

第1図に本発明の電界効果トランジスタを示す。 10はGaAs(ヒ化ガリウム)単結晶からなる基仮、 12は該基板12の表面側に形成されたn型屑で FETのチャネルになる。12a,12bはn眉 1 2 の両側に形成された n<sup>+</sup> 層で、ソース領域と ドレイン領域になる。14はn暦12の表面に被 が完全に空乏層化する厚みに設定すれば、接合部

(発明が解決しようとする問題点)

それ故本発明は、閼御性良くかつ比較的安価な 装置により、あいスループットにて製作できる接 合形電界効果トランジスタのゲート構造を関発し、 上記トランジスタの製造の実用化を図ろうとする ものである。

## (問題点を解決するための手段)

本発明の電界効果トランジスタは、単結晶半導 体表面に形成された一導電形を呈するチャネル層 (12) の上に、該導電形と反対の導電形を呈する アモルファス、微結晶或いは多結晶半導体からな るゲート眉(14)を設けて該チャネル眉とp-n 接合を形成させ、該ゲート層を設けたチャネル層 の両側に該チャネル層と同じ導電形かつ高温度の ソース、ドレイン領域(12a, 12b)を設けてな ることを特徴とするものである。

#### 〔作用〕

このトランジスタは従来技術の組合せで、高歩

潜されたポロン(B)ドープのp型アモルファス シリコンカーバイドa-SiC:H眉で、GaAsの n 眉 1 2 と ヘテロ p - n 接合を作る。 1 6 は a -SiC:H層14に取付けられた電極(ゲート電 極)でタングステンシリサイド(WSix)(こゝ ではx=0.6) からなる。18,20はソース、 ドレイン領域12a.12bに取付けられたソー ス、ドレイン電極、22は絶縁層である。

眉14にはアモルファスSiC:Hの他にアモ ルファスSi:Hを用いてもよい。又はアモルフ ァス(非晶質)半導体の他に多結晶半導体あるい は微結晶(多結晶より結晶粒子の小さいもの)半 導体を用いてもよい。

このトランジスタは安価な装置を用いて、制御 性良く、禹沙留りで製造できる。n眉12とpn接合を構成する p<sup>+</sup> 層14は GaAs基板(n層1 2) 中に埋込まれていないので、通常、接合型 F BTでは大きな値になるゲート容量が適常のME S FBTと同程度になり、あるいはp<sup>+</sup> 層14

の空乏層幅がMES FETより大きいため、小 さくすることができる。

次にこのトランジスタの製造法を第2図を参照 しながら説明する。先ず第2図(4)に示すように、 <sup>20</sup>S i<sup>+</sup> のイオン注入(1 5 0 K e V 、 5 × 1 0<sup>i2</sup> ca-\*) およびアニールにより、GaAs単結晶基板 1 0 の表面側に選択的に n 形チャネル層 1 2 を形成 する。次に第2図10に示すように、プラズマCV D法により、ポロン(B)ドープされたアモルフ ァスSiC: H を 1000 A 、及び同じ真空室内で引 続いてWS lo.6を 4000人堆積し、層 1 4 a . 1 6 aを作る。次に第2図のに示すように、フォトリ ソグラフィ及びドライエッチング法 (CF 4 + 0 2ガス使用)により層16a、14aをパターニ ングし、チャネル12のほゞ中央部にゲート長約 1.5 µ m のゲート層 1 4 およびゲート電極 1 6 を 形成する。ゲート層 1 4 は p \* a - S i C : H層 であり、n眉12とヘテロp-n投合を形成し実 賞上のゲートになる。WSio.6層16はこのゲー ト届14に対するゲート電極となる。これは、a

- SiC: H層14には配線を直接取付けにくい (ポンディングしにくい) のをカパーするためで ある(WS io.6 には容易にポンディングできる)。 a-SIC:Hなどは太陽電池などに用いられて おり、徒って帰14の形成は周知技術により容易

次に第2図(のに示すように n層12部分に窓を 持つSiO2のマスク24を形成し、抜マスクと ゲート電極16を注入マスクとして、ソース、ド レイン領域形成のための n <sup>+</sup> 層用イオン注入 (<sup>29</sup>Si<sup>+</sup>、175KeV、2×10<sup>13</sup> cm<sup>-2</sup> を行 なう。次に、注入された n<sup>+</sup> 層用イオンを活性化 するために図示しないが A & N の保護膜を全面に 被着し、 850℃、1秒のアニールをランプアニー ル装置により行ない、第2図(e)に示すように n<sup>+</sup> 届12a,12bを形成する。次に、図示しない がCVD法によりSiOzを被着し、その上にレ ジストを塗布し、フォトリソグラフィによりパタ ーンニングしてソース、ドレイン電極窓をあけ、 次いでAuGe/Auを 300人/3000人薀着し、リフト

オフして第2図(1)に示すようにソース電極18お よびドレイン電極20を作る。22は上記のSi O 2 層である。 S i O 2 層 2 2 はリフトオフを確 実に行なわせるためのものである。次いでアロイ 法(450℃、1分の熱処理)によりソース、ド レイン電極18, 20とn<sup>+</sup> 届12a. 12bと のオーミックコンタクトをとる。この第2図(1)は 第1図と同じものである。

#### (発明の効果)

本発明によれば、従来技術の組合せで、高歩留 りで、制御性よく、安価な製造装置を用いて高性 能の全く新しい構造のp-n接合形電界効果トラ ンジスタを製作できる。また構造上 p + 層 1 4 が GaAs基板中に埋込まれていないため、これが埋め 込まれている通常タイプのp-n接合形FETで は大きな値になるゲート容量が、通常のMES FETと同程度となり、更に、p<sup>+</sup> 層が完全に空 乏化する厚さに該 p<sup>+</sup> 層を設定すれば接合部の空 乏層幅がMES FETより大きいため、MES イン領域、18.20はソース、ドレイン電極で

FBTより小さくすることが可能である。勿論、 ゲートにヘテロp-n接合を用いるので、バリア ハイトの高い従ってノイズマージンの高いFET が得られる。p-n接合形成に拡散法あるいはイ オン注入法を用いると、埋込み形となり、前述の 欠点があると共に極めて薄い (これは薄い方がよ い)p層14の形成が困難である)。この点、ア モルファスと単結晶のp-n接合とすると、これ は肩12上に肩14をプラズマCVD法などによ り形成すればよく、n層には埋め込まれない薄い p層形成を簡単に行なうことができる。

### 4.図面の簡単な説明


第1図は本発明のトランジスタの構造を示す断 面図、

第2図は本発明のトランジスタの製造工程の説 明図である。

図面で12はチャネル層、14はゲート層、1 6はゲート電極、12a.12bはソース、ドレ

 出願人 富士· 通株式会社

 代理人弁理士 青 御 稔



本発明のトランジスタの構造を示す前面図第 1 図

